Computer Architecture 4
ยท
Hi๐๏ธ/Computer_Architecture
4.1 ๋ค์ ๋ช
๋ น์ด์ ๋ํด์ ์๋ ์ง๋ฌธ์ ๋ตํ๋ผ. ๋ช
๋ น์ด : AND Rd, Rn, Rm ๋ป : Reg[Rd] = Reg[Rn] AND Reg[Rm] 4.1.1 ์ด ๋ช
๋ น์ด๋ฅผ ์คํํ๊ธฐ ์ํด์ ๊ทธ๋ฆผ 4.10์ ์ ์ด ์ ๋์ด ์์ฑํ๋ ์ ์ด์ ํธ๋ค์ ๊ฐ์? RegWrite MemRoad ALUMux MemWrite ALUop RegMux Branch 0 0 1(Imm) 1 ADD X 0 ALUMux๋ ALU ์
๋ ฅ์์ Mux๋ฅผ ์ ์ดํ๋ ์ ์ด์ ํธ. 0(Reg)๋ฉด ๋ ์ง์คํฐ ํ์ผ์ ์ถ๋ ฅ์ ์ ํ, 1(Imm)์ ๋ช
๋ น์ด๋ก๋ถํฐ ์ฆ์ ALU์ ๋ํ ๋๋ฒ์งธ ์
๋ ฅ์ ์ ํ. RegMux๋ ๋ ์ง์คํฐ ํ์ผ์ ๋ํ ๋ฐ์ดํฐ ์
๋ ฅ์์ Mux ์ ์ดํ๋ ์ ์ด์ ํธ. 0(ALU)๋ ALU์ ์ถ๋ ฅ ์ ํ. 1(Mem)์ ๋ฉ๋ชจ๋ฆฌ์ ์ถ๋ ฅ ์ ํ. X๋ Don’..